単純なVerilog forループのエラー

Question

小さな練習をしているVerilogに慣れてきていますが、今では線形フィードバックシフトレジスタを実装しようとしています。

forループを使ってalwaysブロック内にflipflopチェーンをモデル化しようとしていますが、iverilogはエラーを受け取り続けますlfsrに「i」は不明です。 "i"は反復変数です。 lfsrは私のモジュールです。

always @(posedge clk or negedge res_n) begin 
    if(res_n == 0) begin 
     // ... implement reset 
    end 

    else begin 
     flops[0] <= input_wire; 
     for (i = 0; i <= width-2; i = i+1) begin 
      flops[i+1] <= flops[i]; 
     end 
    end 

end 

誰かが私を助けてくれますか？

ありがとうございました。

Answer 1

最初に変数iを宣言するか、または指定のないレジスタとみなされます。これにより、コンパイラはunknown registerエラーを返します。あなたが別の答えが述べたように、ループの中にループ変数を宣言する必要が

integer i; 

Answer 2

：私はforコードブロック外の整数として、以下のよう

宣言。しかし、これはブロックalwaysの外側にある必要はありません。代わりに、ラベルbegin ... endブロックの場合は、その内部にループ変数を宣言することができます。この宣言はブロック内の最初のものでなければなりません。これはより良いカプセル化の利点を持っています：

always @(posedge clk or negedge res_n) begin 
    if(res_n == 0) begin 
     // ... implement reset 
    end 

    else begin : SOME_NAME 
//     ^
//     | 
//    this is a label 

     integer i;  // declaring i here results in better encapsulation 
         // the declaration HAS to be before "imperative" (ie executable) code 

     flops[0] <= input_wire; 
     for (i = 0; i <= width-2; i = i+1) begin 
      flops[i+1] <= flops[i]; 
     end 
    end 

end