VerilogでAES暗号化のオーディオストリーム入力をバイナリ番号として取得するにはどうすればよいですか？

Question

固定入力（128ビット）でVerilogでAES-128暗号化アルゴリズムのコードを書いたプロジェクトをやっていますが、今はオーディオストリームをバイナリ番号としてAES暗号化の入力に使用したいアルゴリズム。 これを行うにはどうすればよいでしょうか？

Answer 1

図に示すように、ADCへのオーディオのソースを接続して以下に記載されるように、サンプリング周波数を行い、

F_sample >= 2 x Fmax_audio（ナイキスト基準に従って）

ADCに供給されること。

ADCからのデジタルデータをラッチするためにFPGAに90度シフトされたクロックを与えます。

あなたはボード上にあなたのデータを持っており、それをAESアルゴリズムで使用します。

スピーカーと逆の処理ができます。

• 180度の位相シフトはまた、セットアップおよびホールド時間に応じて、使用することができます。

編集：

90度の位相はFPGAボードにクロックをシフト理由の一つがあり、我々は90度を使用する場合、相は、それが正のレベルの半分でデータをサンプリングしている、クロックをずらすので、我々は避けることができます誤ったサンプル。画像も参照してください.90度で安定していますが、180度も使用できます。