VHDL 97とISimで内部信号をtestbenchに取り込む方法は？

Question

私はVHDL 97とザイリンクスISimでテストベンチで作業していますが、UUTの内部信号（ModelSimのスパイ機能など）の値を波形ではなくコードから知る方法を探しています。

私はVHDL-2008とaliasで簡単にやり遂げることができると知っていますが、誰かに何か別のことは知っていますか？

おかげで、

Answer 1

ステップ1：パッケージにグローバル信号を宣言

package SpyOnMySigPkg is 
    -- synthesis translate_off 
    signal GlobalMySig : std_logic ; 
    -- synthesis translate_on 
end package SpyOnMySigPkg ; 

ステップ2：パッケージを参照して、デザインでグローバル信号に割り当てる：

use work.SpyOnMySigPkg.all ; 
entity MyDesign is 
.... 
    -- synthesis translate_off 
    GlobalMySig <= MySig ; 
    -- synthesis translate_on 

ステップ3：パッケージを参照し、テストベンチの信号を読み取ります。

use work.SpyOnMySigPkg.all ; 
entity tb is 
.... 
    process (GlobalMySig) 
    begin 
    if GlobalMySig = '1' then ...