`timescaleはプリプロセッサ命令ですか？

Question

文字で始まるすべてのVerilogコード行は、プリプロセッサ命令のようです。しかし、`timescaleは、奇妙なものであるようです。

`timescaleはプリプロセッサ命令ですか？そうであれば、それは何に置き換えられますか？

Answer 1

Verilogでは、バックティックはcompiler directiveを示します。これらは、Verilogソースコードがコンパイルされたときに評価されます。 timescaleは、ソースコードの後に​​続くモジュールの時間単位と時間精度を設定します。

timescaleは、マクロ置換を行わず、defineとします。

詳細については、IEEE標準（1800-2009など）を参照してください。