GNUプロジェクトの一部のソースコードを読みながら、私はインラインアセンブリのこのビットに出くわした：ここヘルプ理解DIV命令は
__asm__ (
"divq %4"
: "=a" (q), "=d" (r)
: "0" (n0), "1" (n1), "rm" (d)
);
変数q、r、n0、n1、そしてdは64ビット整数です。私は、これがしていることの要点を得るのに十分なアセンブリを知っていますが、私が確信していない詳細がいくつかあります。私が理解
：
我々は、dによってRAXレジスタの内容を分割qで商を配置し、rで残りを置いています。私はなぜ入力が ここにあります
？ の配当と除数を入力するだけでよいので、3入力の場合は を使用することができますか？
：
: "0" (n0), "1" (n1), "rm" (d)
レジスタは "0" と "1" があるため、出力仕様のraxとrdxを余儀なくされています
: "=a" (q), "=d" (r)
や家族が望んでいるdiv命令分子はRDX:RAXです。除数は、汎用レジスタ（別途使用されていない - すなわち、RAXまたはRDXではない）または "rm"制約で指定されたメモリに入れることができます。レジスタRDX,RAX、および除数オペランドが3つの入力を構成します。
これで分割が行われます。n1:n0/dここで、n1:n0は、rdx:raxに読み込まれた数です。
これは128ビット整数を64ビット整数で除算するために使用できることを正しく理解していますか？私はこれが32ビットレジスタバージョンで可能であることは知っていましたが、64ビットバージョンでもこれを保持するとは考えていませんでした。 –
@Jens：そうです。しかし、（小さいオペランドの除算演算のように）商が 'rax'デスティネーションレジスタのために大きすぎる場合、除算例外が発生することに注意してください。 –
このケースをテストする簡単な方法は、 'rdx'が除数より小さいことを確認することです。この場合、除算は安全です。 –
あなたは正しくdiv家族が固定レジスタaとd、raxとdivqためrdxで動作を観察したよう。 aレジスタはn0から入力を受け取ります。n0は0番目のレジスタにエイリアスされています。つまり、aです。 n1は、dにエイリアスされたダミー入力です。おそらく、このレジスタが他の目的に使用されないようにするためです。入力オペランドの指定で
+1形式の質問です。私は "私が理解するもの"と "私が理解できないもの"のセクションが好きです。 –