非共有属性を持つPoU

Question

ArmV7-Aでのキャッシュに関するもう1つの質問。 この場合、問題のSoCはAllwinner A20、デュアルコアCortex-A7です。

私が読んだことから、コアのPoUの定義は、コアの命令キャッシュとデータキャッシュがメモリロケーションの同じコピーを見ることが保証されるポイントです。

問題のSoCに関しては、両方のコアがL2（Unified）キャッシュでPoUを共有しているため、L1に配置されているものがL2に見えることを意味します。そうですか？

メモリ領域の属性をNon-Shareableに変更しても、L2はいずれのコアのL1 の内部を見ることができます。本当？私はそれによって何を意味するのか詳しく説明し

は、私は少し実験を行っている：私は内部のメモリアドレスに書いた

非共有可能、ライトバックコア＃0から領域に。その後、キャッシュメンテナンス操作を実行せずに、コア＃1から同じメモリアドレスから読み取ろうとしたとき、コア＃0から書き込まれた正しい値が読み取られました。

私は、この動作がPoUであることからL2の結果であると推測しました。したがって、コア＃0から書き込んだときに、L2は（たとえそれがフラッシュされなくても）コピーを保存します。次に、コア＃1から読み込みミスの後、コア＃1のL1がメモリ値をL2から取得します。

Answer 1

...どちらのコアもL2（Unified）キャッシュでPoUを共有しているため、L1に置かれたものはL2に見えることを意味します。そうですか？

いいえ1つのCPUのデータアクセスは、同じ共有可能ドメイン内の別のもののデータキャッシュをスヌープすることがありますが、命令アクセスのPoUとは関係ありません。これは単なるコヒーレンシプロトコルです。

メモリ領域の属性をNon-Shareableに変更しても、L2はどちらのコアでもL1の内部を見ることができます。本当？

いいえ、共有不可能なメモリは一貫性があるとは限りません。確かに、あなたはかもしれないおそらくCortex-A7は共有可能でないキャッシュラインをスヌープしているかもしれません。あるいは、あなたのデータがL1Dから自然に追い出されて、他のCPUがL2でそれに当たったかもしれません。頼りにすべきではない。いずれにせよ、複数のCPUが同じ共有不可能な場所にアクセスすることは、実際には全く逆のことです。あなたはそれを共有したくないと故意に言った！