システムの反復演算子

Question

私は以下のようにシステムのVerilogの比較をしています。

module m(); 
    int count = 4; 
    logic [3:0] first = 14; 
    logic [3:0] second = 15; 
    initial begin 
    $display("Second %b\n", {count{1'b1}}); 
    if(first == {count{1'b1}}) $display("FIRST Equals\n"); 
    else $display("FIRST Not equal %b and %b\n", first, {count{1'b1}}); 
    if(second == {count{1'b1}}) $display("SECOND Equals\n"); 
    else $display("SECOND Not equal %b and %b\n", second, {count{1'b1}}); 
    end 
endmodule 

これは私が理解していなかった何を出力

Second 1 

FIRST Not equal 1110 and 1 

SECOND Equals 

ですが、なぜそれが代わりに1111年の1を印刷しているprint文Second 1とFIRST Not equal 1110 and 1

のですか？

Answer 1

私が使用するシミュレータツールは、コンパイラエラーを生成します。 IEEE Std 1800-2012によれば、セクション11.4.12.1複製演算子：

複製演算子は（また、複数の連結とも呼ばれる） 非負、非Xが先行連結、及び 非Z定数で表されます。複写定数と呼ばれる複写定数

複写では、4のような数値定数やparameterのような定数型を使用する必要があると思います。

parameter count = 4; 

私が使用する別のシミュレータでは、警告が生成され、表示される結果が生成されます。