De Morganの法則最適化が機能しません

Question

私はブール式を持っています。これはKarnaughの地図（最初の行）を使って簡略化されています。そして、私はモルガンの法則を使って、式をNANDゲートだけに適したものにしました（2行目）。しかし、ロジックゲート回路を作ってもそれは正しく動作せず、この回路をどれだけ見ても、どこでミスをしたのか分かりません。写真に表現を投稿して申し訳ありませんが、私はこの表現を紙からコンピュータに転送する方法について知らないです。

Answer 1

私はあなたの回路をチェックし、エラーを発見することができていません。 何が問題なのですか？

代替ソリューションは、次のとおりです。

NAND4(
    NAND3(!X0, !X1, X3), 
    NAND4(X0, X1, X4, X5), 
    NAND4(!X0, X1, !X3, !X5), 
    NAND5(X0, !X1, !X2, X3, X4)) 

Logic Friday 1によって生成されたソリューションは、次のとおりです。

---

更新：

私が入りましたLogic Friday 1の式次

INORDER = x5 x4 x3 x2 x1 x0; 
F = !(!(!x0 & !(!(!x1 x3) & !(x1 !x3 !x5))) & !(x0 & !(!(x1 x4 x5) & !(!x1 !x2 !x3 x4)))); 

得18ミンタームである：2, 6, 8, 12, 17, 18, 22, 24, 28, 40, 44, 49, 51, 55, 56, 59, 60, 63：として最上位とX0として最下位ビットX5をとる

、これは最小項のリストとして解釈することができます。

1に設定された6つの入力すべてが出力1につながることをすぐに（minterm 63）納得させることができます。 Minterm 2：X10以外のすべての入力は、出力1にもつながります。あなたのビットオーダーでは何かが異なるかもしれません。