IC上の論理ゲートの配置？

Question

データが論理ゲートを通じて物理的にどのように転送されているのか不思議です。例えば、モニタ上の684ピクセル下側と327ピクセル右側のピクセルは、ピクセルを正しい色で塗りつぶすだけのGPUの特定のセットまたはトランジスタのパスを持っていますか？それとももっと無作為ですか？

Answer 1

コンパイル時に使用される命令セットのような、特定のファウンドリ用のチップをビルドするときに使用されるセルライブラリen.wikipedia.org/wiki/Standard_cellがあります。 armのマシンコードはx86とは異なりますが、どちらのコードでも同じコードをコンパイルすることができます（それぞれの言語用のコンパイラがあれば）。ですから、あなたはあなたのverilog/vhdlをコンパイルするための標準関数（と、や、など、さらに複雑なもの）のリストがあります。特定のセルが配線されています。セルライブラリと、ファウンドリと使用されるプロセス（28nm、22nm、14nmなど）とは密接な関係があります。基本的には、写真のようなプロセスを使用してチップを一度に1つの薄いレイヤーで構成する必要があります。特定の装置の特定の半導体やその他の要素は他のものと異なる場合があります。したがって、28nmテクノロジは14nmとは異なる場合があります。異なったセルライブラリを別々にANDゲートを構成する。そして、それは必ずしも特定のファウンドリで特定のプロセスのための唯一のANDゲートセルが存在することを意味するものではなく、複数のものが開発されている可能性がある。

これまでのところ、ピクセルとビデオがどのように動作するかは、ビデオカード自体のどこかにメモリがあります。画面のサイズや色数などによっては、メモリを別々に編成することができます。フリッカーを回避し、より高いフレームレートを提供するために使用される複数のフレームが存在してもよい。このメモリのアドレス0x000000に1つの画面イメージがあると、ビデオカードはこのアドレスから始まるピクセルデータを抽出し、ソフトウェアは0x100000という次のフレームを生成します。

フレームレートに基づいてフレームを切り替えるときは、ロジックが0x100000を使用してイメージを表示するように切り替えることができ、ソフトウェアは0x000000を変更します。したがって、特定のビデオモードでは、メモリ内のある既知のオフセットの最初の3バイトは、0,0座標ピクセルのピクセルデータ、次に1,0の次の3つのピクセルデータなどとなります。 684のような数の場合、オフセット684 * 3で2行目を開始することができますが、0x400で2番目の行を開始する可能性があります。

特定のモードでは、ビデオメモリのフレーム内のオフセットは、モード設定が変更されない限り、特定のピクセルで同じになります。使用されるインターフェースのルール（例えば、vga、hdmi、または電話lcdに特有のインターフェース）に起因するビデオカードは、そのメモリを読み取り、各ピクセルに対して正しいパルスまたはアナログレベル信号を生成するロジックを有する。