Verilogでは>>> symbolとは何ですか？

Question

Verilogでこのシンボルが何であるかわかりますか？それはいつ使うべきですか？ありがとう！

例えば

always @(posedge Clock) begin 
    if (Clear) begin 
    a < = c>>>8; 
    b < = d>>>16; 
    end 
end 

Answer 1

それは、arithmetic right shift operator（リンクのページ19-20を参照）です。 Javaとは逆のケースです（Java >>は算術右シフトですが、>>>は論理右シフトです）。

算術右シフトは右シフト数はこの現象と負/正である場合を取り扱うことである：ビット

右シフト指定された数、 発現が署名されている場合、符号ビットの値で埋め、

1000 1100 
--------- >>> 2 
1110 0011 //note the left most bits are 1 

：othewiseあなたがの価値を持つ signed表現を持っている場合は、次のように言って、説明するためにゼロ

で埋めます

しかしunsignedのために：

1000 1100 
--------- >>> 2 
0010 0011 

左が最も0で満たされます。