fpga上のフォーク結合アルゴリズム

Question

fpgaでフォーク結合問題を転送したいとします。 メモリコンポーネントにアクセスする小さなコンポーネント（> 100）が数多く存在するため、入力データ（32ビットベクタ数）を少量のサイクル（〜50）で処理し、相互作用することなく処理します。別のメモリにアクセスするためのデータ。 相互接続に関して、従来のバスソリューションを使用する必要があるか、システムレベルツール（Qsys altera）で提供されるNoCベースの構造に移行する必要がありますか？

Answer 1

スタートポロジーに基づくバス接続は、この場合エンドポイントの数が多い場合にルーティングの問題を引き起こします。データをシーケンシャルに処理できる場合は、カスタムパケットベースのシーケンシャルネットワークを構築することをお勧めします。

プロセッシングエレメント（PE）はパイプラインで接続することができ、データトラフィックはストリーミング方式ですべてのPEを通過します。各PEは、データストリームからその部分のみを保存して処理し、他のデータを次のPEに渡します。