のVerilog：入力のための偶数パリティ（Aを0 1のまたは1の数が偶数が含まれている場合、すなわち、パリティ= 1）

Question

次のコードは、入力Aの偶数パリティを取得

reg [7:0] A; 
wire parity; 
assign parity = ~^A; 

私はどのように使用します。手続き型ブロックのforループで同じ関数を得る

Answer 1

このようなことはうまくいくはずです。基本的には、ベクターの一方の端から始まり、もう一方の端に向かうことです。いつでもあなたは '1'を見つけることができるパリティビットを反転します。あなたが何も見つけられないならば、パリティは1です。あなたが＃を見つけたら、パリティも1になります。

integer i; 
reg parity; 

always (*) begin 
    // Default values 
    parity = 1'b1; 

    for (i = 0; i < 8; i++) 
     if (A[i]) 
      parity = ~parity; 
end