ホールド違反のための最短経路のタイミング解析

Question

マルチプレクサが考慮される場合、タイミング解析をどのように考慮するべきか説明してください。タイミングを考慮すると、通常は2つのフリップフロップの間にあり、図のようにマルチプレクサではMuxセレクトピンを考慮する必要がありますか？ 私の理解では、それは選択ピンであるため、タイミング解析のパスとして使用することはできません。私が間違っていれば私を修正してください。

There is a circuit with 4 flops and one more for select pin which is connected to output flop. The shortest path can be considered as path between the select pin flop and output flop

Answer 1

はい、私たちは選択ピンを考慮する必要があります。

mux入力が異なる値を持つとします。ホールド時間は、レジスタへの入力値がクロックエッジ後の一定期間にわたって一定であることを保証するために存在します。マルチプレクサのセレクト入力が変化すると、マルチプレクサの出力が変化します。あなたの投稿を絵で

は、最短経路があるかもしれないトン _{CLKからQへ} + T _{MUX-Sツーアウト}（tに対立するものとして _{CLKからQへ} + T _と + t _または + t _mux）。

Answer 2

はい、考慮する必要があります。

ホールド時間の場合、以下の基準があります。

ミン・データパスの遅延>マックスClockpathディレイ+だから分のデータパス遅延を考慮する時間

を持ち、すべての中間組合せブロックも考慮すべきです。

あなたのケースでは、Min Datapath Delay =（Min ClkからQ + Min Mux Delay）