0
私はARM Cortex-A9でPMUモジュールを使用しようとしています。 PMUは 'CP15インターフェイス'またはメモリマップレジスタで制御できます。私は後者が必要です。ARM;パフォーマンスモニタユニット（PMU）。 th /メモリマップレジスタにアクセスする。
「マニュアルARM®Cortex®-A9 MPCoreのテクニカルリファレンス」関連を使用して、あなたが内部CP15 インタフェースを介してPMUカウンタ、およびそれらに関連する制御レジスタへのアクセス、およびAPB経由することができます
を述べてPADDRDBG [12] = 1
まあ、を読み込む方法/このPADDRDBGレジスタを書くときのオフセット？
レジスタが「CoreSightの」モジュールの一部であるようです。まだ、見つけることができませんでしたが、それは目/一部CPxxインタフェースにアクセスしたり、それはメモリマップされますでしょうか？
アイデア？ありがとう。
PS： 'CP15' は正常に動作しますが、私はメモリアクセスを必要とします。これはチップベンダーがそれ以外の場合は（ARMコア用）コンパイル時のオプションですので、あなたが見ているこのためのレジスタをしたコア上の可能なアドレス空間の中で何か信号ではないよう
テクニカルリファレンスマニュアルで定義されているいくつかの信号はロジック信号であり、一部はコンパイル時のオプションです。 –
デュアルコアARM Cortex-A9 SoC「Zynq-7000」です。 – user3124812