SystemVerilog関数は、パッケージに定義された型の値を返すことができますか？

Question

SystemVerilog関数は、パッケージに定義されている型の値を返すことができますか？ 関数の型を宣言する前に、パッケージをインポートするにはどうすればよいですか？

Answer 1

あなたは、パッケージで定義されたデータ型の値を返したいと思います。

ここにサンプルコードがあります。

package tmp; 
    typedef bit[1:0] x; 
endpackage 

import tmp::*; 

module tp(); 
    x a; 

    initial 
    begin 
    a = return_x(); 
    $display("a - %p", a); 
    end 
endmodule 

function x return_x(); 
    return_x = 3; 
endfunction 

// Output 
// a = 3