接続フェーズ内のOVM宣言

Question

特定のシステムの動作/ OVM動作に関する説明/ドキュメントを探しています。

私は接続段階のクラスを持っています。私はいくつかの問題があったが、私はovm_objectを宣言しようとしている接続フェーズの内部。私はこれを行うと：「file.sv」トークンは「some_object」は、それが宣言とコードの私のラインを指す：

virtual function void connect(); 
    super.connect(); 

    `ifdef SOMETHING_ENABLE 
     ovm_object some_object; 
    `endif 
endfunction : connect 

は、私は、次のVerilogソースは、構文エラーがありますと言って、構文エラーを取得しますsome_objectの

が、とき、私は「始まり」と「終わり」私が取得エラーなしでそれをラップ：なぜこれが

virtual function void connect(); 
    super.connect(); 

    `ifdef SOMETHING_ENABLE 
    begin 
     ovm_object some_object; 
    end 
    `endif 
endfunction : connect 

のですか？誰かがこれに関するドキュメントを指し示すことができますか、なぜ私がコンパイラによってこの動作を見ているのかを説明できますか？

Answer 1

SystemVerilogのBNFでは、ブロック内の手続き型の文の前に宣言が必要です（これは、Pascalプログラミング言語のVerilogルーツに由来します）。関数（セクションA.2.6）のBNFを見ると、{tf_item_declaration}が{function_statement_or_null}より前になることがわかります。

2番目の例では、構文エラーは発生しませんが、ブロック外のsome_objectを参照することはできません。したがって、super.connect();への呼び出しの前にあなたの宣言を入れてください。