RISC-Vと他のISAsとの違いISA

Question

RISC-V ISAとRISC-VISAの大きな違いを説明する人がいますか？私はインターネット上のCISCとRISC-Vとの間に関連性のある違いは見つかりません。

Answer 1

RISC-Vは、研究と教育の両方を支援するためにBerkeleyで開発された新しいISAです。それはオープンで、きれいで、容易に拡張可能です（そして現実的です）。

リサーチプロセッサを構築する際の一般的な問題は、従来の決定（遅延スロット、レジスタウィンドウ）と混同されず、特許によって保護されておらず、新しい命令/アクセラレータ/プロセッサマイクロアーキテクチャ。

公開版（v2.0）は間もなく公開され、現在の草案はriscv.orgで読むことができます。 （開示：私自身の研究にRISC-Vを使用し、私はそれを設計し実装した人の隣に座る）。 [編集：それは正式に2014年5月（http://riscv.org/download.html#tab_isaspec)]のとしてリリースされました

他のISAとの比較の観点から、（RISC-V v1.0のは、実際にARMv8前にリリースされた、おそらくMIPSおよびARMv8に最も類似していますあなたが「CISC-y」と主張できるRISC-Vのいくつかの部分があります。これは、オプションのように（例えば、x86のようなレジスタメモリ操作はありません） （可変命令長はオプションのスーパーセットであり、ISAのベースセットはすべて32b命令です）また、FMAはCISC-yビットも少し感じますが、 3つのソースオペランドと2つのオペレーションがありますが、今はCISCとRISCの意見を熟考しています。その日の終わりに、RISC-VはISAの解読が非常に簡単で、その中のすべての命令はスケジュール設定が容易で、ハザードチェックを行うことができます（CISC ISAsで見られるような奇妙な副作用はありません）。

Answer 2

RISC-Vは研究ISAですが、シミュレータに言及すると ではなく、すでに複数のFPGAソフトコア実装があります。これはMIPS（およびNIOS 2、MicroBlaze、Alpha、LM32など）に最もよく似ていますが、重要な違いの1つはブランチの処理方法です。

目に見える分岐遅延スロットは大部分がスーパースカラの実装を複雑にしていると認識されており、埋めるためのコンパイラ。分岐予測の進歩により、RISC-Vは分岐予測を省略します。さらに、パイプラインの後半で分岐を解決できるように、RISC-Vの条件付き分岐は、2つのレジスタを比較して、順序付けと同様に比較することができます。