はどのように私は例えばVerilogの

Question

の行に長い文を分離することができ、私は単一の長い文を持っている：私は、単一のステートメントおよびVerilogで複数行にそれを作ることができますどのように

$display("input_data: %x, 
       output_data: %x, 
       result: %x", 
       input_data, 
       output_data, 
       result); 

？

Answer 1

引用符付きの文字列を分割する必要があります。ここでは一つの方法である：

より一般的に

module tb; 

initial begin 
    integer input_data = 1; 
    integer output_data = 0; 
    integer result  = 55; 
    $display("input_data: %x " , input_data, 
      "output_data: %x " , output_data, 
      "result: %x "  , result); 
end 

endmodule 

/* 

Outputs: 

input_data: 00000001 output_data: 00000000 result: 00000037 

*/ 

Answer 2

、あなたはまた、文字列連結演算子を使用することができます。

{ "文字列1"、 "文字列2"、 "string3が"}

を