キャッシュデザインのブロック「セクション/オフセット」のサイズはどのように知っていますか？

Question

質問の文言が私を混乱させるので、タグ/インデックス/オフセットビットを決定する方法を理解することができません。明確にするために、アーキテクチャ内の単語は64ビットです。ここ は、最初の質問です：

キャッシュは、プロセッサに高性能なメモリ階層 を提供することが重要です。以下は、64ビットのメモリアドレス参照のリストで、 はワードアドレスとして与えられています。 0x03の、0xb4、0x2Bを、0x02の、0xbfの、0x58、0xbe、 0x0Eの、0xb5、0x2c、0xbaは、バイナリワードアドレス、 タグ、インデックスを識別し、これらの参考文献の各々について

をから0xfd、オフセット 2ワードブロックと合計サイズ8ブロックのダイレクトマップキャッシュが与えられています。キャッシュが最初は空であると仮定して、各 参照がヒットかミスかをリストします。

溶液は、1ビットのオフセットconistsは、それが2つの異なるブロック「単語」を表すために1ビットを要するのでことを示しています。だから私はブロックを2つのセクション（オフセット）に分割して視覚化しようとしています。ブロックを単語に分割するはずであることをどのようにして知ることができますか（バイトではないのはなぜですか）？明らかに、ブロック内のセクションは、ブロックセクションを表すのに必要なオフセットビットの数を決定する。しかし、2ワードは16バイトなので、ブロックを16セクションに分割して、ワードを示す2つのセクションではなくバイトを示すのはなぜですか？ブロックが16セクションに分割されている場合（2ワードのすべてのバイトに対して）、ブロック内の16の異なるバイトセクションを決定するために4オフセットビットは必要ありませんか？私はブロックセクションの大きさを把握する方法を知りたいと思っています。 「2単語のブロック」という質問は、おそらくブロックを単語に分割して視覚化する必要があることを示唆していますか？ 2ワードブロックは16バイトブロックと同じですか？ （単語は8バイトです）

次の質問は、バイトアドレッシングについて言及しており、私を混乱させています。どのように？：慣例により

に関連なく、キャッシュは、それは（すなわち、4 KiBのキャッシュはデータの4 KiBのを保持することができる） に含まれるデータの量に従って命名されます。しかしながら、キャッシュ はまた、タグおよび有効ビットのようなメタデータを記憶するためにSRAMを必要とする。 この演習では、キャッシュの構成が にどのように影響し、キャッシュのパフォーマンスが になるかを調べます。すべての部分について、キャッシュは バイトのアドレス可能であり、そのアドレスとワードは64ビットであると仮定します。

2ワードブロックの32 KiB キャッシュを実装するために必要なビットの総数を計算します。

両方の質問には、どのように私はあなたが言葉（なぜバイト）にブロックを分割することになっていることを知っています

デビッド・パターソン、ジョン・L・ヘネシーによって コンピュータの構成と設計から

Answer 1

ですか？

あなたはバイトアドレスではなく、ワードアドレスを持っているからです。つまり、あなたのメモリはこの形式のアドレスでワードアドレス可能です。

ワードアドレスからバイトアドレスを取得するには、3つのゼロを追加します。

2ワードブロックは16バイトブロックと同じですか？

はい、キャッシュラインサイズは16バイトです。