Zscaleコアを構築するには？ （RISC-V、ロケットチップ）

Question

https://github.com/ucb-bar/zscale/issues/1 これは、ビルドオプションが異なる のロケットチップからzscaleを構築できることを示しています。

make CONFIG=ZscaleConfig MODEL=ZscaleTop verilog" instead.

しかし、https://github.com/ucb-bar/rocket-chip.gitリポジトリから、 は、私はそのような構成の 'ZscaleConfig' も適切なディレクトリにZscaleChip.scala を見つけていません。これらの設定と ファイルが見つかる唯一の場所は、次のリポジトリです。 gitlab.cs.fau.de/osek-v/osek-v/tree/a3c9431ee20f94bf2826251680de61b8d640b02d

残念ながら、リポジトリはやや時代遅れのように思われ、それがない ビルド適切に起因する未解決のツールの依存関係に（様々なプロキシ死んでいるようだ）します。

スカラーからZScaleコアを構築しても、Verilogファイルを取得する有効な方法、またはVScaleをダウンロードして唯一の方法で使用する方法はありますか？ 可能であれば、高級言語の設定変更やテストを実行するためのVCSを必要としないCシミュレーション（RTLシミュレーション）など、より多くの強力な 機能をサポートしているので、scalaからビルドしたいと考えています。

ありがとうございます。

Answer 1

Zスケールは廃止され、ロケットチップジェネレータではサポートされなくなりました。

cd vsim 
make verilog CONFIG=TinyConfig 

これはのサイズと機能が似ているロケットの実装を構築します：レポを初期化し、ロケットチップREADMEの手順に従って、RISC-Vツールチェーンを構築したら、と小さなコアを構築することができます古いZスケールのコアです。

Answer 2

Zscaleはあなたがロケットチップの古いリビジョンを試すことが5月16日2016年

でhttps://github.com/ucb-bar/rocket-chip/commit/f52fc655a54bbfd3d5e89895cdd8152f5a77b69c#diff-0ff996c4528f4b67c36098dab7873f08で除去しました。