私は、アルテラのDE10lite FPGAボードで合成するトリプルモジュラ冗長プロセッサ（TMR）システムを設計しています。その目的は、現在の様々な障害の下での計算の信頼性を実証することです。 3つの外部水晶発振器（オンボードクリスタルの代わりに）を接続し、FPGA内部で3つのプロセッサを駆動するのと同じ定格のアドバイスが必要です。同期投票方式を使用して3つの信号を同期させます。この作業はできますか？ Clock distribution triplicationFPGA用外部水晶発振器の接続
私はこれを正しい方法で使用して、PLLを使用して説明している関連リンクを読んでいますか？ https://www.altera.com/documentation/mcn1395213337540.html#mcn1395213788377
いいえ、これはうまくいかないでしょう。
個々のクリスタルで各ソフトCPUを実行すると、クリスタル間の周波数のわずかな変動のために同期外れになります。
3つの入力クロックから1つのクロック信号を作成するために多数決方式を使用しようとすると、非常に奇妙で不規則なクロック信号になり、おそらくロジックによって駆動されるロジックにフォルトが発生します。
一度に1つのクロックソースを使用してください。外部クロックの障害に抵抗する必要があると確信している場合は、現在のクロックの障害を検出して別の方法に切り替える方法を実装することを検討してください。 （このロジックはまだ機能クロックなしで動作する必要があることを覚えておいてください...難しいかもしれません）
...定期的な同期スキーム（質問者が何かしたいもの）を実装していない限り。非同期冗長システムは、（原子力発電所のような）高リスクの高性能システムで非常に頻繁に使用されてきました。多数決を行うには、何らかの形の同期が常に必要です。 – JHBonarius
同期投票は、ドリフトを処理し、3つの信号を同じ実行期間に保つフィードバック手順です。 2/3の方法で顕著なドリフトがある場合、投票は最も遅い信号を補う。 – KRF
コードが提供されていないか、試行錯誤が見られないので、質問者がそれを解決する。 – Rob
これは、それが複雑な手続きであると私は考えています。これまでに私の設計でこれをやっていませんでした。 – KRF
これは[Electrical Engineering Stack Exchange]（https://electronics.stackexchange.com）の質問です/）... – JHBonarius