1つのMakefileに複数の実行可能ファイルを生成するには？

Question

私のディレクトリには2ソースファイルが含まれています。a.cとb.cです。私は実行ファイルaをa.cとbからb.cに生成したいと思います。今私はMakefileを書くための1つの方法しか見つけられません：

all: 
    gcc -o a a.c 
    gcc -o b b.c 

少し厄介なようですが、より良い方法ですか？私に

Answer 1

all: 
    gcc -o a a.c 
    gcc -o b b.c 

は正常に見えます。 またはmakefile

make a #run cc -o a a.c by make or 
make b #run cc -o b b.c by make 

または両方aとb

make a b 

make用途を発生させることなく、コンパイルするあまり知られてトリックより良好な制御のために、以下の

all: a b 

a: a.c 
    gcc -o a a.c 

b: b.c 
    gcc -o b b.c 

clean: 
    -rm a b 

---

であってもよいです暗黙のここでは、魔法のように支配する。 しかし、ルールにメイクを好むが

Answer 2

を指定された私は、次の方法が優れていると思う：

お使いのバージョンで

all: a b 
a: a.c 
    gcc -o a a.c 
b: b.c 
    gcc -o b b.c 

、make allは常に実行gcc二回、変更されたかどうかa.cとb.cます。このバージョンでは、gccは必要なときにのみ実行されます。

もちろん、いくつかの魔法（for -loopなど）を使ってルールを作成することはできますが、私とあなたの方法の違いは明らかです。

makeの基本的な機能は必要に応じて、入力ファイルからの出力ファイルを作成することです：

Answer 3

答えはまだ、私はあなたがどのようにmake作品にいくつかの洞察力が必要だと思う、罰金です。 makeは、タイムスタンプを比較することによって必要なものを決定します。入力ファイルが作成された出力ファイルより新しい場合、この出力ファイルのレシピが実行されます。

これはallという名前だけのルールで、このルールはは常に実行（あなたが最近ファイルを持って起こる場合を除き、実際にがallと呼ばれる意味 - この動作を防ぐために、あなたは.PHONYとしてallをリストする必要がありターゲット、つまり実際にファイルを作成していないもの）。オリジナルのMakefileはシンプルなシェルスクリプトと同等なので、makeは正しく使用されません。

あなたのMakefileの最低限の "正しい" バージョンは次のようになりますが：

all: a b 

a: a.c 
    gcc -o a a.c 

b: b.c 
    gcc -o b b.c 

.PHONY: all 

ので、allは "偽" であるとaとbに依存します。 aは、a.cが変更された場合にのみ再構築されます。は、b.cが変更された場合にのみ再構築されます。実際のプロジェクトで

は、あなたのプログラムは、おそらくより単なるソースファイルから作られており、この場合には、あなたが本当に makeを利用することができます：それは オブジェクトファイル、あなたの翻訳単位のを構築持っているので、のみ変更された 部分が実際に再構築されます。あなたのごく小さな例では残念だが、次のようになります。

a_OBJS:= a.o 
b_OBJS:= b.o 

all: a b 

a: $(a_OBJS) 
    gcc -o$@ $^ 

b: $(b_OBJS) 
    gcc -o$@ $^ 

%.o: %.c 
    gcc -c -o$@ $< 

clean: 
    rm -f *.o 

.PHONY: all clean 

あなたは自分のビルドに新しい翻訳単位を含めることa_OBJSとb_OBJSに複数のオブジェクト・ファイルを追加する必要があります。 パターンルール%.o: %.cが一致します。発見すべきことがたくさんありますが、GNU make manualで始めることをお勧めします。