同じようなコアを設計するためのFPGA使用率を見積もる方法は？

Question

私は古い世代のFPGAをレガシーシステムとインターフェースすることを検討していました。だから私は、そのトランジスタ数を考慮してASICを交換するためにどれくらいのスペースが必要かを見積もる良い方法が必要です。

• VerilogとVHDLは使用率に影響しますか？ （私たちの請負業者の1人によると、それはタイミングに影響するため、利用率は高いようです）
• 異なるベンダーの部品はどのような影響を与えますか？ （アクテルのアーキテクチャは、例えば、「ザイリンクスとは大きく異なっている。私はこれに基づいていくつかの 『重み』を期待しています。）

Answer 1

This discussion originally from comp.arch.fpgaはそのようなものを宇宙速度の対のトレードオフなどの要因を含め、かなり複雑だことを示していると思われるあなたVHDL（またはVerilog）コンパイラに作成を依頼しました。VHDLがソースコードであり、そのFPGA実装がオブジェクトコードであると考えると、それが簡単ではない理由がわかります。

"FPGA vs. ASIC"は「FPGA上でうまく動作するように設計されたデザインは通常ASICでは恐ろしいものであり、ASIC用に作成されたデザインはFPGAではまったく動作しない可能性があります。

FPGA ASIC gatesのGoogle検索は、より有用な情報を持っている場合があります。

Answer 2

VerilogとVHDLは、スピードや使用率にほとんど違いがありません。これは、あなたが入力しなければならないコードの量に関連しています（VHDLの方が多く）。

FPGAベンダのマーケティングゲートが膨らんでいます。アルテラとザイリンクスは類似の利用法です。メモリ（メモリが集中する場合）とフリップフロップの数を見てください。それはおそらく十分に良いでしょう。

エラーコードコアを実行する必要がある場合など、同様のコアで必要とされるものを考えてください。リードソロモンコアを見てください。