0
Chisel 2でShiftRegisterを使用して遅延を実装しています。しかし、ゼロに強制する(ランダムではありません)など、選択した値に初期化を強制する方法は明確ではありません。これを行う方法?ChiselでShiftRegisterプリミティブを初期化する方法
Chisel 2でShiftRegisterを使用して遅延を実装しています。しかし、ゼロに強制する(ランダムではありません)など、選択した値に初期化を強制する方法は明確ではありません。これを行う方法?ChiselでShiftRegisterプリミティブを初期化する方法
私はチゼル2とはあまり関係がありませんが、私はthis ShiftRegister.applyメソッドがうまくいくと信じています。
Chisel 3には、この機能を追加するためのオープンPRがあります。次のようにこのPRがなければ、それはまだ可能です:
val shiftIn = Wire(UInt(32.W))
val shiftReg = ShiftRegister(Mux(reset, RESET_VALUE, shiftIn), n)
だけshiftRegへの入力にshiftIn
に接続します。
「リセット」信号が少なくとも「n」サイクルにわたってアクティブであることが保証されている場合、推奨される解決法が機能しますが、必ずしも保証されません。シフトレジスタ適用メソッドを調べます。 – seanhalle