私は以下の図を与えられました。著者は、制御信号PCSrcとなるANDゲートを参照します。しかし、私はこの図との関係を作ることができません。 はここ図との関係ができません
ALUは、分岐命令のレジスタの比較を実行し、 はそのZERO出力にHIGHロジックを生成し、テキストです。このゼロ出力は、 制御信号分岐とANDedされ、分岐分岐を示すために使用されます。 このANDゲートの出力 は、次のシーケンシャルアドレス （分岐が取られないとき）とBTA（分岐が取られたとき）のアドレスの間で選択する マルチプレクサを制御する制御信号PCSrcである。。 BTA は、専用の加算器で計算されます。
私はあなたから関係がありません正確にどの部分を確認していません。 ここでは、使用する次のPCアドレスを計算するために使用されたさまざまなブロックを図で囲んで説明します。
ブロック1は現在のPCアドレスに4を加算する加算器です（したがって、nPC、次のPCアドレスを与えます）。
ブロック2のALUを使用して分岐比較を行います。比較を実行すると、2つの比較された値が等しいかどうかがゼロフラグに反映されます。この出力はブロック3（ANDゲート）でPCSrcフラグを計算するために使用されます。制御ブロックからのブランチ信号が1で、ブロック2のゼロフラグも1である場合にのみ1になり、マルチプレクサブロック4のALU加算器からの結果が選択されます。そうでない場合、マルチプレクサはブロック1で計算されたnPCを出力します前。
マルチプレクサブロック5は、無条件ジャンプアドレス（ジャンプ命令のときのみ選択）または上記マルチプレクサ4の出力を選択し、選択したアドレスをPCレジスタに格納します。
