変数リストをMakefileのターゲットとして使用するには？

Question

私はメイクに取り組んでいると私は、上部に次の変数宣言があるとします。

FILES = file1.cpp file2.cpp file3.cpp 

は今、私はこのような各ターゲットを指定せずに、特殊なコマンドを使用して、それらのそれぞれをコンパイルするとします。

file1.o : file1.cpp 
    custom_command file1.cpp 
file2.o : file2.cpp 
    custom_command file2.cpp 
file3.o : file3.cpp 
    custom_command file3.cpp 

上記の$(FILES)変数を使用してこれを行うより良い方法はありますか？以下のような

何か：

$(FILES:.cpp=.o) : $(FILES) 
    custom_command $(FILES) 

は...それだけは$(FILES)変数内の各ファイルに対してこの操作を行う必要があります。

SRCS=a.c b.c 
OBJS=$(SRCS:.c=.o) 

$(OBJS): $(SRCS) 
     cc -c -o a.o a.c 
     cc -c -o b.o b.c 

いますが、依存関係が完全であることを覚えている - それはa.oは同様に、おそらくそうではありませんどのb.cに依存していることを前提としています

Answer 1

はい。 パターンルールとして知られているものがあります。例では、理解するのが最も簡単です：

%.o: %.cpp 
     $(CC) -c $(CFLAGS) $(CPPFLAGS) $< -o $@ 

は（Makefileの がタブを必要とすることを覚えておいてください）。このルールでは、cppファイルからオブジェクトファイルを作成する方法について説明します。

あなたは、このような広範囲のルールをしたくない場合は、静的なパターンと呼ばれるものを使用することができます。

objects = file1.o file2.o file3.o 

all: $(objects) 

$(objects): %.o: %.cpp 
     $(CC) -c $(CFLAGS) $(CPPFLAGS) $< -o $@ 

ここではGNUでstatic pattern rulesとpattern rulesのセクションのマニュアルを作るのです。

Answer 2

あなたは次のとおり、それを行うことができます。あなたは後におそらくだ何

は別のものに1つのファイルタイプを有効にする方法については、単一のルールです：

SRCS=a.c b.c 
OBJS=$(SRCS:.c=.o) 

all: $(OBJS) 

.c.o: 
     gcc -c -o $@ $< 

.c.oは.oへ.cファイルを回すために実行するコマンドを何述べているようなルールでありますファイル。実際のコマンドでは、$@が特定のターゲットに置き換えられ、$<が最初の前提条件の名前に置き換えられます。

あなたが使用できる他の多くの自動変数、info makeでそれらを調べるか、あなたが利用可能infoものを持っていない場合makeに良い本を探してくださいがあります。

Answer 3

SRCS = a.c b.c 
OBJS = $(SRCS:.c=.o) 

.c.o: 
     ${CC} ${CFLAGS} -c -o $@ $< 

$<は（IIRC、bsdmakeは正確な使用をにgmakeものに交換され$^と$<の意味を持つ）非常に移植性がありませんが、これは実装のいずれかで有効になります.c.oのデフォルトのレシピです。