イーサネット接続を使用して接続したいアプリケーションプロセッサが2つあります。これらのAPの両方は約15インチ離れている。 これらのプロセッサの両方にイーサネットMACが組み込まれています。 典型的な方法は、両側にExternet Eth PHY ICを追加することです。2つのイーサネットMACチップを直接接続できますか（PHY経由ではありません）？
イーサネットPHYを完全に切り離し、EthインターフェイスをMIIインターフェイスを使って直接接続することはできますか？
microcontroller - what is the difference between PHY and MAC chip - Electrical Engineering Stack Exchangeによれば、どのようなPHYチップが行うことは、基本的にはDAC/ADCである：
PHYチップ又は層が「クリーン」との間のデータは超短期のためにのみ適しているデジタル フォームクロックド変換距離（すなわち、インチ） 通信と、長距離の範囲に適したアナログ形式とを含む。これは、ビットのどれが「平均しているか」、それがどのように解釈され、組み立てられるべきかについての特定の手がかりを持たない。
これは理論的に可能です。しかし、MIIはPHYと相互作用するように特別に設計された標準である（例えば、Media-independent interface - Wikipediaにはいくつかのレジスタが記載されている）ので、追加の回路が必要となる可能性が高い。
実際、彼らはすでにDirect MAC-MAC connection to Ethernet switch without a PHY | NXP Communityでこの問題を調査しました。それによれば、少なくとも125MHzのクロック信号（ファストイーサネット用）が必要です。
はい、RGMII接続を介して2つのMACを直接接続することは可能です。 MAC-MAC接続の場合は、1つのMACのTXが別のMACのRXに接続されます。 MAC-PHY接続の場合、MACのTX信号とRX信号はPHYのそれぞれのTX信号とRX信号に接続されます。 。
MACをPHYまたはMACからMACに接続するためのMII（GMII; RMII; SGMII; RGMII ...）インターフェイスのバリエーションがあります。その中にはMACまたはPHYの役割があります。
RGMIIインターフェースは、デュアルデータレートは、送信経路と受信経路で構成さ（DDR）インタフェースです。両方のパスは独立したクロック、4つのデータ信号と制御信号を持っています。これは、RGMIIのにはPHYまたはMACの役割がないので、MAC-to-MAC接続に特別なサポートは必要なく、RGMIIモードの両端で通信を実行するのに十分であることを意味します。
RGMII規格では、データとクロックが同時に出力されるように指定されていますが（クロックにスキューがない）、受信側でデータ信号を適切にサンプリングするために、RGMII規格ではクロック信号PCBのトレースによって、またはMACのいずれかによって内部的に検出されます。
既存の2つの独立したクロックパスにもかかわらず、両方のクロックが同じ周波数、たとえば100Mbpsリンクの場合は25Mhz、1000Mbpsリンクの場合は125Mhzで動作する必要があります。
これはelectronics.SEに適しているようです。ここでは、これが理論上プロトコルごとに可能であるかどうかしか言えません。 –